N3E Sesuai Jadwal, N3P dan N3X Memberikan Peningkatan Kinerja 5%.

Bersamaan dengan beberapa pengumuman baru untuk rencana simpul proses 2nm mereka, TSMC juga telah merilis kemajuan dan pembaruan peta jalan untuk teknologi proses keluarga N3 mereka di Simposium Teknologi Amerika Utara 2023 hari ini. Generasi terakhir TSMC dari node proses berbasis FinFET, keluarga N3 diharapkan tetap ada dalam beberapa bentuk atau bentuk selama bertahun-tahun yang akan datang sebagai node terpadat yang tersedia untuk pelanggan yang tidak membutuhkan proses berbasis GAAFET yang lebih mutakhir.

Pembaruan peta jalan besar TSMC di bagian depan N3 adalah dengan N3P dan varian performa tingginya, N3X. Seperti diungkapkan hari ini oleh TSMC, N3P akan menjadi penyusutan optik N3E, menawarkan peningkatan kinerja, pengurangan konsumsi daya, dan kepadatan transistor yang meningkat dibandingkan dengan N3E, sambil mempertahankan kompatibilitas dengan aturan desain N3E. Sementara itu, N3X akan mengawinkan performa ekstrim dengan kepadatan kelas 3nm, menawarkan clockspeed lebih tinggi untuk CPU performa tinggi dan prosesor lainnya.

N3E: 3nm untuk Semua Orang Sesuai Jadwal

Sebagai penyegar cepat, rangkaian teknologi proses N3 (kelas 3nm) TSMC terdiri dari beberapa varian, termasuk baseline N3 (alias N3B), N3E santai dengan biaya lebih rendah, N3P dengan peningkatan kinerja dan kepadatan chip, dan N3X dengan toleransi voltase lebih tinggi . Tahun lalu perusahaan juga berbicara tentang N3S dengan kepadatan transistor yang dimaksimalkan, tetapi tahun ini perusahaan tetap bungkam tentang node ini dan tidak disebutkan di mana pun dalam slide-nya.

Node vanilla N3 TSMC menampilkan hingga 25 lapisan EUV (menurut Renaisans Cina Dan SemiAnalisis), dengan TSMC menggunakan pola ganda EUV pada beberapa di antaranya untuk menghasilkan logika yang lebih tinggi dan kerapatan transistor SRAM daripada N5. Langkah-langkah EUV mahal secara umum, dan pola ganda EUV mendorong biaya tersebut lebih tinggi, itulah sebabnya proses fabrikasi ini diharapkan hanya digunakan oleh segelintir pelanggan yang tidak begitu peduli dengan pengeluaran tinggi yang diperlukan.

Mayoritas klien TSMC yang tertarik dengan proses kelas 3nm diharapkan menggunakan node N3E yang santai, yang menurut TSMC sesuai jadwal dan mencapai target kinerjanya. N3E menggunakan hingga 19 lapisan EUV dan sama sekali tidak bergantung pada pola ganda EUV (menurut data dari Renaisans Cina Dan SemiAnalisis), mengurangi kerumitan dan biayanya. Imbalannya adalah bahwa N3E menawarkan kerapatan logika yang lebih rendah daripada N3, dan ia memiliki ukuran sel SRAM yang sama dengan simpul N5 TSMC, membuatnya agak kurang menarik bagi pelanggan yang menginginkan peningkatan kerapatan/area. Secara keseluruhan, N3E menjanjikan jendela proses yang lebih luas dan hasil yang lebih baik, yang merupakan dua metrik penting dalam pembuatan chip.

“N3E akan lebih baik dari N3 dalam hal hasil, kompleksitas proses, yang diterjemahkan langsung ke dalam [wider] jendela proses,” kata Kevin Zhang, Wakil Presiden Pengembangan Bisnis di TSMC.

N3P: Performa Lebih Tinggi, Kepadatan Transistor Lebih Tinggi

Mengikuti N3E, TSMC akan terus mengoptimalkan kerapatan transistor keluarga N3 dengan N3P, yang akan dibangun di atas N3E dengan menawarkan peningkatan karakteristik transistor. Node proses yang disempurnakan akan memungkinkan perancang chip untuk meningkatkan kinerja sebesar 5% pada kebocoran yang sama atau mengurangi daya sebesar 5% ~ 10% pada jam yang sama. Node baru juga akan meningkatkan kerapatan transistor sebesar 4% untuk desain chip ‘campuran’, yang didefinisikan TSMC sebagai chip yang terdiri dari 50% logika, 30% SRAM, dan 20% sirkuit analog.

Sebagai bagian dari diskusi mereka tentang N3P, TSMC menekankan bahwa peningkatan kerapatan dicapai dengan menyesuaikan kinerja optik pemindainya. Jadi kemungkinan besar TSMC akan bisa menyusut semua jenis struktur chip di sini, yang akan menjadikan N3P simpul yang menarik untuk desain intensif SRAM.

“N3P adalah peningkatan kinerja, memiliki kinerja 5% lebih tinggi, setidaknya 5% lebih tinggi dari N3E,” jelas Zhang. Ini juga memiliki penyusutan optik 2%, yang membuat kerapatan transistor menjadi 1,04x.”

Karena N3P adalah penyusutan optik dari N3E, ini akan mempertahankan aturan desain N3E, memungkinkan perancang chip untuk menggunakan kembali IP N3E dengan cepat di node baru. Akibatnya, N3P juga diproyeksikan menjadi salah satu node N3 paling populer di TSMC, jadi perkirakan rumah desain IP seperti Cadence dan Synopsys akan menawarkan berbagai IP untuk teknologi proses ini, menuai manfaat dari kompatibilitas ke depan dengan N3E yang ada dalam prosesnya. TSMC mengatakan bahwa N3P akan siap produksi pada paruh kedua tahun 2024.

N3X: Performa dan Kepadatan Maksimum

Akhirnya, untuk pengembang aplikasi komputasi berkinerja tinggi seperti CPU dan GPU, TSMC selama beberapa generasi terakhir telah menawarkan keluarga X dari node bertegangan tinggi dan berfokus pada kinerja. Seperti yang diungkapkan pada acara tahun lalu, keluarga N3 akan mendapatkan varian X sendiri dengan simpul N3X yang diberi nama tepat.

Dibandingkan dengan N3E, N3X diproyeksikan menawarkan kecepatan clock setidaknya 5% lebih tinggi dibandingkan dengan N3P. Ini dicapai dengan membuat node lebih toleran terhadap voltase yang lebih tinggi, memungkinkan perancang chip untuk meningkatkan kecepatan clock sebagai ganti kebocoran keseluruhan yang lebih tinggi.

TSMC mengklaim bahwa N3X akan mendukung voltase (setidaknya) 1,2v, yang merupakan voltase yang cukup ekstrim untuk proses fabrikasi kelas 3nm. Biaya kebocoran, pada gilirannya, signifikan, dengan TSMC memproyeksikan peningkatan kebocoran daya sebesar 250% dibandingkan node N3P yang lebih seimbang. Ini menggarisbawahi mengapa N3X benar-benar hanya dapat digunakan untuk prosesor kelas HPC, dan bahwa perancang chip perlu lebih berhati-hati untuk menjaga chip mereka yang paling kuat (dan haus daya).

Sedangkan untuk kerapatan transistor, N3X akan menawarkan kerapatan yang sama dengan N3P. TSMC belum berkomentar apakah mereka juga akan mempertahankan kompatibilitas aturan desain dengan N3P dan N3E, jadi akan menarik untuk melihat apa yang akhirnya terjadi di sana.

Node keluarga N3 terakhir dalam peta jalan TSMC saat ini, perusahaan mengatakan bahwa N3X akan siap produksi pada tahun 2025.